3.6    De uitvinding en opmars van de transistor
Inleiding
De historie van de uitvinding van de transistor is heel interessant te noemen. Mervin J. Kelly, "Director of Research" van Bell Laboratories stelt zich in 1945 ten doel om het onbetrouwbare telefoon systeem van AT&T drastisch te verbeteren door het te voorzien van electronische schakel elementen en betere versterkers.
Electronenbuizen waren in die tijd door hun grote warmteontwikkeling niet erg betrouwbaar en met name doorgebrande gloeidraden leidde regelmatig tot vervanging van de buizen.

In 1945 werd toen de "Solid State" physica werkgroep opgericht die tot hoofddoel had een "solid state" versterker te ontwikkelen. Met "solid state" werd hier bedoeld al datgene wat met halfgeleider technologie te maken had.
Zo werd in 1947 door John Bardeen en Walter Brattain, die deel uitmaakten van die werkgroep, tijdens hun algemeen onderzoek aan halfgeleidende materialen ontdekt, dat indien men twee metalen punten dicht bij elkaar op een stukje halfgeleidend materiaal plaatst, dit geheel versterkende eigenschappen bezit.
Shockley, onder wiens leiding dit onderzoek werd verricht, heeft daarna, op grond van theoretische overwegingen aangetoond, dat deze eigenschappen ook naar voren kunnen worden geroepen door aan beide zijden van een dun schijfje n-germanium een stukje p-germanium aan te brengen. Wat p-germanium en n-germanium is wordt in hoofdtstuk 3.6.2 duidelijk.
Dit nieuwe versterkerelement werd transistor genoemd (samentrekking van transformer en resistor).
Het eerste type noemt men een puntcontact-transistor naar de beide metalen punten die hierbij werden gebruikt en het tweede type wordt lagentransistor genoemd (junction-transistor).

Het eerste type heeft slechts een kort leven gehad, het tweede echter werd daarna in zeer grote aantallen vervaardigd. 
Dat de transistor een zeer snelle verbreiding heeft gevonden is niet zo vreemd, als men bedenkt dat de transistor evenals de elektronenbuis over versterkende eigenschappen beschikt, doch daarentegen veel kleiner is.
Hiermede zijn echter niet alle voordelen van de transistor opgenoemd. Bij de elektronenbuis berust de versterkende werking op de sturing van elektronen die eerst uit de kathode moeten worden vrijgemaakt. In de transistor zijn vrije ladingsdragers al van nature aanwezig, zodat men hier geen uitwendige middelen behoeft toe te passen om deze ladingsdragers vrij te maken.

Een gloeidraad is dus voor de transistor volstrekt overbodig waardoor het rendement van de transistor veel hoger is dan van een elektronenbuis. Verder heeft een elektronenbuis een bepaalde voedingsspanning nodig die in de meeste gevallen hoger is dan enkele tientallen volts. De transistor werkt reeds bij een voedingsspanning van ongeveer 1 volt. De dissipatie in een transistor is, onder andere ten gevolge van de lage voedingsspanning, veel kleiner dan die in een elektronenbuis.
Al deze voordelen gaan echter ook gepaard met enkele nadelige eigenschappen zoals de temperatuurafhankelijkheid van bepaalde eigenschappen van de transistor.
Het is mogelijk hiertegen maatregelen te nemen, maar dit neemt toch niet weg, dat de maximale temperatuur waarbij men de germanium-transistor kan gebruiken in de buurt van de 8o°C ligt. In het geval dat men een siliciumtransistor gebruikt is deze temperatuur ongeveer 150°C.
Een verder nadeel was, vooral in die tijd, de moeilijkheid een transistor te vervaardigen, waarvan de versterkende eigenschappen tot zeer hoge frequenties bruikbaar bleven. Hier is echter in de laatste decennia van de vorige eeuw enorme verbetering in aangebracht mede dank zij sterk verbeterde fabricageprocessen.
Ook een groot nadeel van de transistor is dat hij niet bestand is tegen hoge temperaturen en hoge spanningen. Hoge temperaturen kunnen namelijk leiden tot "thermal runaway" hetgeen inhoud dat door slechte koeling of door een slecht ontwerp van het circuit waarin de transistor wordt gebruikt, de temperatuur zo hoog oploopt dat de versterkingsfacor en de lekstroom toeneemt hetgeen een verhoging van de collectorstroom tot gevolg heeft. 
Hierdoor zal door inwendige dissipatie de temperatuur nog verder stijgen. Zo ontstaat een lawine effect wat uiteindelijk tot volledige vernieling van de transistor leidt.
Hoge spanningen daarentegen kunnen leiden tot overslag tussen grenslagen in de transistor hetgeen tot onmiddelijke vernieling leidt. Ook verhogen hoge spanningen de lekstromen in de transistor waardoor deze uiteindelijk door te hoge temperatuur zal sneuvelen.

3.6.1    Halfgeleiding in germanium en silicium 
Bij de bespreking van het verschijnsel van thermische emissie in de electronenbuis werd al opgemerkt, dat de geleiding in metalen wordt veroorzaakt door vrije electronen. Deze kunnen zich gemakkelijk door het materiaal bewegen, in tegenstelling tot de valentie-electronen in halfgeleiders, die aan bepaalde ionen gebonden zijn.
In geleiders hangt de concentratie van de vrije electronen nauwelijks van de temperatuur af; bij het absolute nulpunt is het aantal vrije electronen nog ongeveer evengroot als bij kamertemperatuur. Halfgeleiders daarentegen zijn bij het absolute nulpunt volmaakte isolatoren; daarin zijn dan namelijk alle electronen op bepaalde plaatsen in het kristalrooster gebonden. Germanium en silicium is een typisch voorbeeld van zo een halfgeleider.
Uit de chemie weten we dat een germaniumatoom bestaat uit een positief geladen kern van 32 protonen met daaromheen 32 electronen in verschillende energiebanen. Zo heeft een siliciumatoom 14 protonen in de kern met daaromheen 14 electronen in verschillende energiebanen waarvan 4 electronen in de buitenste energiebaan aanwezig zijn net als dat bij het germaniumatoom het geval is.
De electronen die in hun eigen banen draaien bezitten energie omdat zij een bepaalde massa in beweging voorstellen.
Ieder electron in zijn relatie tot de eigen atoomkern heeft dus een bepaalde energiewaarde en opereert vanuit een bepaald en duidelijk enegieniveau. Dit energieniveau wordt bepaald door het electron's momentum en zijn fysieke afstand tot de kern.
Hoe dichter het electron bij de kern is, des te groter is de bindingsinvloed van de kern op het electron en des te groter de energie die vereist is om het electron vrij te maken. Evenzo kunnen we zeggen dat hoe verder het electron van de kern verwijderd is, hoe kleiner de invloed van de kern op het electron is.
Electronen in de buitenste baan hebben dus een veel grotere mogelijkheid om van zijn atoomkern los te raken dan de electronen in de binnenste banen. Om deze reden worden de electronen in de buitenste baan valentie electronen genoemd.
De baan waarin de valentie electronen zich bewegen heet de valentie band en het zijn juist deze electronen in deze valentie band die een rol spelen in de verdere discussies over de fysica van de transistor.

Welnu, de 4 electronen in de buitenste energiebaan hebben een dermate lage energiewaarde dat zij vrij gemakkelijk uit deze valentieband kunnen springen. Germaniumatomen en siliciumatomen zijn dus wat we noemen vierwaardig en kunnen kristallen vormen met een tetraëdrisch rooster waarin elk atoom door covalente bindingen aan vier andere is gebonden; aan elke binding werken twee valentie-electronen mee.

De figuur rechts geeft een ruimtelijk beeld van de plaatsing van germanium atomen in een tetraëdrisch rooster.
De bollen stellen de germaniumatomen voor, de stangen die de bollen verbinden zijn de covalente bindingen, aan elk waarvan twee valentie electronen meewerken.

Verhoogt men nu de temperatuur van een halfgeleider boven het absolute nulpunt, dan kunnen tengevolge van de warmtebeweging valentie-electronen uit de covalente binding worden losgeslagen en in "vrije" toestand overgaan. In principe zou op deze manier elke isolator geleidend gemaakt kunnen worden, maar slechts bij de typische halfgeleidermaterialen zoals germanium en silicium wordt reeds bij kamertemperatuur een bruikbare mate van geleiding verkregen. Men zegt, dat de electronen bij het losraken uit de valentiebinding terechtkomen in de geleidingsband. Hiermee bedoelt men het interval van de energieën, die de vrije electronen kunnen hebben. Om een electron uit een valentiebinding in de geleidingsband te brengen, is minstens een energie qE nodig. De kans dat een electron deze energie uit de warmtebeweging opneernt bij een temperatuur T is evenals bij de thermische emissie ook hier weer evenredig met de Boltzmann-factor e^-qE/kT.
De waarde van k in de Boltzmann factor is 1,38x10^-23 Joule/^oC =  8,616x10^-5 eV/^oC.
Voor zeer zuiver germanium is qE= 0,76 eV, voor silicium 1,12 eV. Bij een kamertemperatuur van 300 ^oK is kT ongeveer gelijk aan 0,025. 

Voetnoot 1:
Voor de physica is de arbeids-eenheid de Joule onpractisch groot. Als energie-eenheid gebruikt men daarom de electronvolt, gedefinieerd als de energietoename van een electron met lading 1,602.10^-19 Coulomb dat een potentiaalverschil van 1 Volt doorloopt.  Hieruit volgt dus dat 1 electronvolt = 1eV = 1,602.10^-19 Joule.
Voetnoot 2: 
In het vervolg zal alleen het germanium nog ter sprake komen omdat het besprokene ook geldt voor silicium. Indien nodig, wordt silicium specifiek vermeld en behandeld.

Omdat qE dus veel groter is dan kT zal de Boltzmann-factor zeer klein zijn en ook zeer gevoelig voor kleine veranderingen van E of T. Slechts als qE niet veel groter is dan 1 eV kan bij kamertemperatuur reeds een bruikbare concentratie van electronen in de geleidingsband worden verkregen.
Telkens wanneer een electron in de geleidingsband springt, blijft op de plaats waar dit gebeurde een open plek, een zogenaamd gat achter in de bezetting van de valentieelectronen. In volkomen zuiver germanium zal de concentratie n_g van deze gaten (dat is het aantal per cm³) gelijk moeten zijn aan de concentratie n_e van de vrije electronen. Ook bij aanwezigheid van bepaalde verontreinigingen kan het nog wel voorkomen, dat n_e gelijk is aan n_g. Zolang dit het geval is, noemt men het germanium een intrinsieke halfgeleider (i-germanium).
Ook de gaten kunnen zich gemakkelijk door het germanium verplaatsen: de open plekken kunnen namelijk telkens opgevuld worden door valentie-electronen van naburige germaniumatomen. Men kan zich deze verplaatsing van een gat aanschouwelijk voorstellen door te denken aan een spel, waarbij men 15 genummerde blokjes over 16 velden moet verschuiven tot ze in de juiste volgorde liggen. De blokjes kan men met de valentie-lectronen vergelijken, het ene open veld met een gat. In verschillende opzichten mag men gaten als positief geladen deeltjes opvatten: ze zullen zich bijvoorbeeld onder invloed van een electrisch veld in een richting tegengesteld aan die van de electronen door het materiaal verplaatsen.
Zodra een gat en een electron enkele atoomafstanden van elkaar verwijderd zijn oefenen ze vrijwel geen aantrekkende kracht meer op elkaar uit: de tussenliggende materie vormt een effectieve afscherming. Men mag daarom wel aannemen, dat vrije electronen en gaten zich onafhankelijk van elkaar door de halfgeleider bewegen.

3.6.2    n en p Germanium
Reeds door toevoeging van uiterst geringe hoeveelheden van bepaalde elementen kan het geleidingsvermogen van germanium sterk worden vergroot. Wanneer atomen van bepaalde toevoegsels met een andere chemische waardigheid dan germanium in het tetraëdrisch rooster plaatsen van germaniumatomen innemen, zullen ter plaatse daarvan te veel of te weinig valentie-electronen aanwezig zijn. Bouwt men bijvoorbeeld 5- waardige atomen in, hetgeen vooral met arseen en antimoon goed lukt, dan is er per atoom een valentie-electron te veel. Dit is nu slechts zwak gebonden aan het atoom en raakt zeer gemakkelijk in de geleidingsband (de excitatie-energie is minder dan 0,1 eV). We mogen wel zeggen, dat bij kamertemperatuur reeds vrijwel alle overtollige valentie-electronen in de geleidingsband zitten. Arseen en antimoonatomen in een germanium-rooster fungeren dus als donors van electronen. Deze electronen laten nu echter geen bewegelijke gaten achter, maar slechts positieve ionen, die vast zitten in het rooster.
De geleiding van germanium met een kleine toevoeging van geschikte 5-waardige atomen wordt daarom hoofdzakelijk door vrije electronen, negatieve ladingsdragers dus, veroorzaakt. Men noemt dit type germanium daarom n-germanium.
Voorziet men het rooster daarentegen van 3-waardige atomen, zoals indium of gallium , dan schiet ter plaatse van deze atomen telkens een electron voor een covalente binding te kort; dit kan echter gemakkelijk door een naburig germanium atoom gefourneerd worden. Zo hebben we een wandelend gat gekregen; de 3-waardige atomen zijn acceptors van electronen, die elders gaten achterlaten. Elk 3-waardig atoom schept op deze wijze een beweeglijk gat, waarbij nu echter geen vrij electron hoort. Zulk germanium is een gatengeleider en wordt p-germanium genoemd omdat gaten immers in vele opzichten met positieve ladingsdragers kunnen worden vergeleken.
We kunnen nu hetvolgende belangrijke resultaat vaststellen: De dotering van een intrinsiek halfgeleidermateriaal verhoogt niet alleen de geleiding, maar produceert ook een geleider waarin de dragers voor de geleiding overwegend gaten zijn of overwegend electronen zijn. In een n-type halfgeleider worden de electronen meerderheidsladingdragers genoemd en de gaten worden minderheidsladingdragers genoemd. In een p-type halfgeleider worden de gaten meerderheidsladingdragers genoemd en de electronen worden minderheidsladingdragers genoemd.

Concentraties van donor- of acceptoratomen van de orde van 1 per 10⁹ germanium atomen bewerken reeds een duidelijke verandering van het geleidingsvermogen. Om p- of n-germanium met goed gedefinieerde donor- of acceptorconcentraties te maken, moet men eerst technisch germanium zeer zorgvuldig zuiveren en er dan weer uiterst kleine hoeveelheden van geschikte "onzuiverheden" aan toevoegen.

3.6.3    De p-n overgang
Op verschillende manieren kan in een germaniumkristal een scherp begrensde overgang van een n-gebied naar een p-gebied worden gemaakt. Soldeert men bijvoorbeeld bij een nauwkeurig bepaalde temperatuur een indiumcontact aan een stukje n-germanium, dan zal bij afkoeling onder de soldeerplaats een dun, scherp begrensd laagje van het germanium tot p-germanium kristalliseren. Er heeft zich namelijk enig indium, dat als acceptor fungeert (3-waardige atomen), met het germanium gelegeerd.
De p-n overgangen in de meeste lagendioden en lagentransistoren met germanium zijn van dit zogenaamde gelegeerde type (alloy junctions).
Een andere manier om in een germaniumkristal een p-n overgang aan te brengen is tijdens de groei uit een smelt. Men laat dan een enkel kristal van germanium eerst een tijdje groeien door het langzaam uit een hoeveelheid gesmolten germanium omhoog te trekken, waaraan bijvoorbeeld een overmaat donor-atomen is toegevoegd. Zo ontstaat dan een kristal van n-germanium, waarin men nu terwijl het groeiproces doorgaat een plotselinge overgang naar p-germanium kan aanbrengen door aan de smelt een overmaat acceptoratomen toe te voegen. Zo wordt een gekweekte p-n overgang (grown junction) verkregen.

Tussen het p- en het n-gedeelte van een p-n overgang heerst een contactpotentiaalverschil dat we ons als volgt ontstaan kunnen denken (zie figuur hiernaast): zodra een p-n overgang is gevormd, zullen gaten van het gatenrijke p-germanium lopen naar het daaraan arme n-germanium, waar ze kunnen recombineren met de daar overvloedig aanwezige vrije electronen of van waaruit ze weer terug kunnen diffunderen naar het p-gedeelte. Omdat nu dus rechts van de grenslaag (in het n-gedeelte) vrije electronen verdwijnen, blijft daar een overschot aan positieve lading van de kristalionen achter; waar links van de grenslaag gaten verdwijnen vormt zich een teveel aan negatieve lading.
De gebieden van tegengesteld ladingsoverschot die zodoende aan weerszijden van de grenslaag ontstaan, vormen samen een dipoollaag, waarin de concentraties van bewegelijke gaten en electronen veel kleiner zijn dan erbuiten. Deze ladingsverdeling is geschetst in de figuur hiernaast.
De grenslaag heeft in de praktijk een dikte van slechts een halve micron. Daar in het gebied van de overgang vrijwel geen mobiele ladingsdragers meer aanwezig zijn, noemt met dit gebied "depletion region".
Bij het grensvlak wordt door deze laag een sterk electrisch veld opgewekt, dat een verdere diffusie van gaten naar rechts tegenwerkt. Dit veld stelt zich nu automatisch zo in, dat gemiddeld per seconde evenveel gaten naar links als naar rechts stromen. Bij dit evenwichtsveld bestaat tussen p- en n-gedeelte het contactpotentiaalverschil E_pn (zie figuur hiernaast).
Gaten, die in een p-n overgang van links naar rechts door de grenslaag willen, moeten het potentiaalverschil E_pn overwinnen; de fractie van de gaten, die voldoende thermische energie heeft om dit te presteren, is steeds evenredig met de Boltzmannfactor.
Van rechts naar links vloeit ook een gatenstroom: alle gaten, die in het daaraan arme n-germanium tot de grenslaag diffunderen, vallen van de potentiaalberg E_pn af. Deze gaten constitueren een stroom waarvan de grootte in eerste instantie niet afhangt van de hoogte van de berg, maar slechts van de gatenconcentratie in het n-germanium. Dit is een verzadigde stroom. Zolang nu onze lagendiode niet met een batterij is verbonden moeten de beide gatenstromen elkaar natuurlijk juist opheffen.
Wordt nu echter over de p-n laag een spanning V aangelegd zodanig dat de p-kant positief is en de n-kant negatief, dan is dit niet langer het geval. Als we afzien van de spanningsval in het germanium ten gevolge van de Ohmse weerstand, wordt de potentiaalsprong aan de grenslaag verminderd met het bedrag V.
Het evenwicht dat aanwezig was in de p-n laag toen nog geen spanning aanwezig was, wordt nu verstoord; gaten gaan nu van het p-germanium naar het n-germanium. Deze gatenstroom neemt zeer sterk met V toe, maar de gatenstroom van het n-germanium naar het p-germanium verandert nauwelijks daar dit een verzadigde stroom is zoals eerder werd opgemerkt.
Deze verzadigde stroom is dus niet afhankelijk van de spanning V maar wel van de temperatuur.
Het essentiele van het karakteristieke gedrag van een p-n overgang is dat het een zogenaamde gelijkrichter of diode constitueert. Deze diode laat dus de stroom maar in een richting door en blokkeert deze in de andere richting.

Voor de electronengeleiding, waarover tot dusverre niets is vermeld om de zaak niet te ingewikkeld te maken, kan nu geheel op dezelfde wijze worden geredeneerd. Door de gatenstroom en electronenstroom bij elkaar op te tellen, vinden we tenslotte de totale stroom. Dit is een stroom die in de doorlaatrichting (V>0) zeer snel met V toeneemt en in de sperrichting (V<0) reeds voor kleine waarden van V de verzadigingsstroom benadert.
Figuur 7 hiernaast illustreert de stroom-spannings karakteristiek van een kleine lagendiode.
Door nu de gatenstroom en de electronenstroom bij elkaar op te tellen vinden we tenslotte voor de totale stroom de volgende vergelijking:
 I = I₀(e^qV/kT - 1).  Voor T=300°K is q/kT ongeveer 40.
Wordt I₀ = 0,3 μA genomen, dan blijkt deze kromme uitstekend aan te sluiten bij de gegeven formule voor de totale stroom.
Een belangrijke parameter waar we bij een diode op moeten letten is de maximale spanning in sperrichting. Wordt deze overschreden dan treedt doorslag op waarbij de p-n overgang wordt vernield. 
Reeds voordat dit doorslagpunt wordt bereikt neemt de stroom in sperrichting sterk toe. Een verklaring hiervoor is dat de thermisch opgewekte ladingsdragers (die immers voor de geleiding in de sperrichting zorgen) zo sterk worden versneld door de aangelegde sperspanning dat ze na doorgang door de grenslaag secundaire electronen en gaten kunnen losslaan; er treedt dus een versnelling van de ladingdragers op. Bij het doorslagpunt wordt de versnellingsfactor "oneindig" groot.
Het moet opgemerkt worden dat de diodekarakteristiek voor een silicium diode iets verschilt van de karakteristiek voor een germanium diode. Ligt de spanning in de doorlaatrichting (bij een gespecificeerde diodestroom) voor een germanium diode 
zo tussen de 0,2 en 0,5 Volt, zo ligt deze voor een siliciumdiode tussen de 0,6 en 0,8 Volt. 
Wat de sperspanning betreft, deze ligt bij siliciumdioden in het algemeen veel hoger dan bij germanium dioden doch de grootte van die spanning is geheel afhankelijk van de opbouw van de diode. Zo worden tegenwoordig siliciumdioden gefabriceerd die een sperspanningen hebben van 1000-2000 Volt terwijl dat vroeger voor germanium dioden maar zo'n 50 Volt was.
Ook zijn diverse parameters van de silicium diode veel minder temperatuurafhankelijk dan die van een germanium diode.

3.6.4    De transistor
Een transistor kan bestaan uit een germanium (of silicium) kristal waarin een laag n-germanium is opgesloten tussen twee lagen p-germanium. Anderzijds kan de transistor bestaan uit een laag p-germanium met aan weerszijden een laag n-germanium. In het eerste geval noemt men de transistor een p-n-p transistor (figuur 8a) en in het laatste geval een n-p-n transistor (figuur 8b).
Figuur 8a en 8b laat, behalve de lagen opbouw van de transistor, ook de gebruikelijke symbolen zien van de p-n-p en n-p-n transistor zoals ze in electronische schakelingen worden gebruikt. 
De drie elementen van een transistor noemt men emitter, basis en collector. De pijl aan de emitter verbinding geeft de stroomrichting weer wanneer de emitter-basis overgang in doorlaatrichting wordt bedreven.

Uitgaande van wat in de vorige sub-paragrafen over halfgeleiding en over het gedrag van p-n overgangen is gezegd, kan nu de werking van de transistor gemakkelijk worden uitgelegd.
Figuur 8c hiernaast geeft schematisch een p-n-p transistor weer. Aan beide p-gedeelten en aan de basis zijn contacten vastgemaakt, welke aan geschikte spanningen worden gelegd. Wordt het linker p-gedeelte, de emitter, enigszins positief gemaakt ten opzichte van de basis, dan gaat net als bij een lagendiode een gatenstroom van links naar rechts door de p-n overgang lopen. Voor zover deze gaten niet weer naar de emitter teruglopen zullen ze zich gemiddeld over enige afstand in de basis verplaatsen alvorens ze daar door geleidingselectronen gevuld worden. Als nu de dikte van de basis veel kleiner is dan de gemiddelde afstand, waarover de gaten in de basis kunnen diffunderen, zullen vele van deze gaten de rechter n-p overgang bereiken.
Wanneer verder het p-gedeelte aan de rechterkant, dat collector wordt genoemd, op een negatieve spanning ten opzichte van de basis wordt gebracht, zullen deze gaten direct door de collector worden opgeslokt. Zodoende wordt dus een gatenstroom afkomstig van bet ene type halfgeleider, dwars door een dunne laag van het andere type getransporteerd. Dit is het beginsel van de werking van de transistor. Omdat eigenlijk twee typen mobiele ladingsdragers (gaten en electronen) voor de geleiding zorgen, noemt men dit type transistor een bi-polaire transistor.
De eigenschap, dat de emitter-basis verbinding stroom levert bij een zeer kleine positieve spanning, welke stroom aan de collector bij een veel grotere negatieve spanning kan worden afgenomen, impliceert nu de mogelijkheid van versterking. 
Omdat de gatenstroom, die de collector bij niet al te kleine negatieve spanning bereikt, een verzadigde stroom is, zal deze slechts zeer weinig door de collectorspanning worden beinvloed (hoge uitgangsimpedantie). 
Net als bij de pentode, waar de anodestroom slechts weinig van de anodespanning afhangt, kan hier een grote spanningsversterking worden bereikt door in de collectorketen een geschikte weerstand op te nemen.
Van de emitterstroom I_e zal een deel αIe in de collector doordringen; de rest, (1-α)I_e, vloeit naar de basis af.
De stroomversterkingsfactor α die in de orde van grootte ligt tussen 0,95 en 0,99 geeft de fractie van de emissorstroom aan die in de collector terecht komt. Bij niet te grote I_e is α ongeveer constant. In het vierpoolmodel van de transistor wordt α de h_fb parameter van de transistor genoemd.

Zoals in figuur 8c is te zien, is de basis gemeenschappelijk in zowel het ingangscircuit als het uitgangscircuit. Daarom wordt deze schakeling gemeenschappelijke basis- of geaarde basisschakeling genoemd (common base).
De meest gebruikte schakeling is echter de gemeenschappelijke emitter schakeling welke gunstigere eigenschappen heeft dan de gemeenschappelijke basisschakeling. 
We bekijken nu, in figuur 9 hiernaast, de schakeling met een n-p-n transistor en zullen aantonen dat in de configuratie van gemeenschappelijke emitterschakeling (common emissor) stroomversterking plaats vindt. Voor het moment is Rb en Rc nul.
We zagen eerder bij de gemeenschappelijke basis schakeling dat: I_C = h_fb.I_E   Verder geldt dat I_E = I_B + I_C
Uit beide vergelijkingen volgt: I_C = h_fb(I_B + I_C) = h_fb.I_B + h_fb.I_C    Dus: I_C(1 - h_fb) = h_fb.I_B
I_C/I_B = h_fb/(1 - h_fb).    Men noemt nu in het vierpoolmodel van de transistor de term h_fb/(1 - h_fb) de stroomversterkingsfactor h_fe van de transistor in gemeenschappelijke emitter schakeling.
Veronderstel dat h_fb gelijk is aan 0,98 dan is de stroomversterking h_fe dus 0,98/(1-0,98) = 49. We zien dus dat een aanzienlijke stroomversterking optreedt. 

Ter illustratie laten we in figuur 10 nog de Ic-Vce karakteristiek zien van een veel gebruikte silicium n-p-n transistor type 2N2222A.
We gebruiken daarvoor de gemeenschappelijke emitter schakeling van figuur 9 waarin Vcc 10 Volt is en de belastingsweerstand Rc 330 Ω is.
Merk op dat we ook hier weer in analogie met de electronenbuis de belastingslijn kunnen tekenen om zodoende het instelpunt van de transistor te bepalen.
Verder moet opgemerkt worden dat bij hogere collectorspanningen de karakteristieken omhoog gaan lopen. Dit komt doordat bij hogere collector-emitter spanning de h_fb (α) niet meer constant is maar toeneemt en dus ook de h_fe sterk toeneemt.
Nemen we bijvoorbeeld aan dat  h_fb toeneemt van 0,995 tot 0,996 (0,1%) wanneer Vce toeneemt van enkele Volts tot 10 Volt. 
De stroomversterkingsfactor h_fe verandert dan van 0,995/(1-0,995) = 200 tot 0,996/(1-0,996) = 250.  Een toename van 25% dus.

Voor de volledigheid vermelden we nog dat ook een gemeenschappelijke collector schakeling mogelijk is.
Op dezelfde wijze kunnen we afleiden dat de stroomversterkingsfactor  h_fc = I_E/I_B gelijk is aan : 1/(1 - h_fb).
Is nu bijvoorbeeld h_fb gelijk aan 0,98 dan is h_fc = 1/(1 - 0,98) = 50.


3.7  Hybrid circuits
Een hybid circuit is een schakeling waarbij de componenten, die ontdaan zijn van hun reguliere behuizing, op een keramische drager gemonteerd zijn. Zo is de transistor een enkel chip, de weerstand wordt opgedampt en de condensator heeft geen aansluitdraden meer maar contactvlakken. Daar waar een hoge betrouwbaarheid vereist is, wordt de  keramische drager in een metalen behuizing gemonteerd, vacuum getrokken en daarna hermetisch gesloten. De aansluitdraden worden naar buiten gevoerd door middel van glazen doorvoeren (feed thru).
De foto laat zo'n hybrid zien (1980). Duidelijk zijn de aansluitdraden van de transistoren en dioden te zien. 
Ook zijn de zwarte opgedampte weerstanden te zien waarbij de streepjes in de weerstanden laten zien dat deze met behulp van een laserstraal op de juiste weerstandswaarde zijn getrimd.
Als U op deze hybrid proces link klikt, verschijnt een specifieke hybrid productie proces flow. Het is een proces uit 1980 maar het basis proces kan op de dag van vandaag nog steeds toegepast worden.
De procesflow laat de eigenlijke opbouw van het hybrid zien tijdens het productie proces.
Op een kaal substraat (aluminiumoxide Al₂O₃) worden eerst de goud verbindingen tussen de verschillende componenten aangebracht. Daarna worden middels enkele "print" gangen de weerstanden geplaatst. Vervolgens worden de componenten geplaatst en de chips verbonden. Vervolgens wordt het hybrid in een behuizing geplaatst, het hybrid verbonden met de aansluitdraden van de behuizing en het dekseltje met behulp van een zogenaamde "seam weld" op de behuizing gelast.
Het is duidelijk dat het hier gaat om een hybrid waaraan zeer hoge eisen ten aanzien van de betrouwbaarheid worden gesteld. Dit hybrid werd dan ook toegepast in een implanteerbare hartstimulator (pacemaker).

Het is begrijpelijk dat met deze techniek een enorme ruimtebesparing kon plaats vinden, dit in tegenstelling tot de toen gebruikte printplaten. Doch, tegenwoordig worden ook de printplaten steeds kleiner door toepassing van de Surface Mount Devices (SMD). SMD componenten zijn eigenlijk componenten zonder aansluitdraden maar met contactvlakken waarmee ze op een printplaat met zo'n zelfde contactvlakken gesoldeerd kunnen worden.  
Een verder streven naar miniaturisering leidde uiteindelijk tot het geïntegreerde circuit.


3.8  Geïntegreerde circuits (IC's)
Een geïntegreerd circuit is een electronische schakeling die niet zoals vroeger bestond uit discrete losse componenten op een printplaat, maar waar alle active zowel als passieve componenten geïntegreerd zijn op een plaatje silicium. Dit plaatje (chip) kan dan in een passende keramische of plastic behuizing met aansluitdraden geplaatst worden. Voor massaproductie is het natuurlijk hoogst onrendabel om steeds losse IC's te maken. Daarom worden op een plak silicium meerdere identieke geïntegreerd circuits aangebracht, men noemt zo'n plak een "wafer". Zo kunnen, afhankelijk van de complexiteit van het IC en de grootte van de wafer, wel duizenden IC's op een wafer ondergebracht worden die dan in een keer met dezelfde processen geproduceerd en getest worden.

Een geïntegreerd circuit kan geproduceerd worden met dezelfde processen waarmee losse transistoren en dioden worden gefabriceerd. Deze processen omvatten: epitaxiale groei, "masked impurity" diffusie, oxide groei en oxide etsen waarbij gebruik wordt gemaakt van fotolithographie. 
Hoewel dit vrij complexe processen zijn zal toch worden geprobeerd deze processen op een vrij simpele manier te beschrijven. Het gaat er immers om enig inzicht te krijgen hoe deze kleine componenten met micro structuren, en zelfs nu met nano structuren, vervaardigd worden en welke technologieen hier achter zitten.
Nog een goede reden om het simpel te houden is dat de fabricagestappen en de processen zelf de laatste tientallen jaren continu veranderd zijn, dit om nog kleinere chips met een nog hogere betrouwbaarheid te kunnen fabriceren.

3.8.1  IC Technologie
De fabricage van IC's is gebaseerd op gedegen kennis van materialen, processen en ontwerp principes die allen garant staan voor een hoogstaande IC technologie.
Voordat we echter de individuele processen gaan bespreken, zullen we eerst aan de hand van een voorbeeld IC de basisstructuur van dit geïntegreerd circuit laten zien dit om een beter beeld te krijgen wat de verschillende processen bewerkstelligen.
De basisstructuur van ons voorbeeld IC, zoals getoond in figuur 12 hieronder, bestaat uit vier specifieke lagen. De onderste laag (A) bestaat uit p-type silicium en doet dienst als substraat (drager) waarop het IC wordt opgebouwd.
Deze laag is in dit voorbeeld 6 mils dik. In de IC technologie is het gebruikelijk om afmetingen van IC's uit te drukken in mils, zo is 1 mil = 0,001 inch = 25,4 μm.
De tweede laag (B) bestaat uit 15 μm dik n-type materiaal dat verkregen wordt door epitaxiale kristal groei op het substraat.
Hoe deze groei plaats vindt, zien we later.
In deze epitaxiale laag worden nu alle actieve en passieve componenten aangebracht door middel van diverse diffusie stappen.
Deze componenten, welke transistoren, dioden, condensatoren of weerstanden kunnen zijn, worden verkregen door diffusie van p-type en n-type verontreinigingen. Bij de fabricage van deze componenten is het uitermate belangrijk om tijdens het diffusie proces de verontreinigingen in precies gedefinieerde gebieden te distribueren.
Deze selectieve diffusie van verontreinigingen wordt mogelijk gemaakt door een laag siliciumdioxide (SiO₂) dat een soort barrière vormt die voorkomt dat verontreinigingen doordringen in delen van de wafer waar die niet gewenst zijn.
Dit is dus de derde laag (C) in het proces. Deze SiO₂ laag heeft nog een belangrijke functie en wel het beschermen van de wafer tegen oppervlaket contaminatie. 




















In die gebieden nu waar de diffusie moet plaats vinden, wordt de SiO₂ laag wegge-ets. Om dit selectieve etsen mogelijk te maken, wordt gebruik gemaakt van een fotolithographisch proces dat later besproken zal worden.
Uiteindelijk wordt nu een vierde laag (D) aangebracht die bestaat uit aluminium en zorgt voor de interconnecties tussen de verschillende componenten. In ons voorbeel bestond het circuit, zoals de figuur hierboven laat zien, uit een weerstand, twee dioden en een transistor en vijf aansluitpennen. 
Het hierboven beschreven IC wordt een monolithisch IC genoemd omdat het gevormd is uit een enkele silicium chip. Het woord "monolithic" is afgeleid van de griekse woorden monos hetgeen "enkele" betekent en lithos dat "steen" betekent.

3.8.2.   IC Proces beschrijving                                                                                                      
In dit hoofdstuk worden de processen beschreven die noodzakelijk zijn om IC's te produceren.
Figuur 13a tot en met figuur 13e hieronder kunnen geraadpleegd worden om een beter inzicht te verkrijgen in de processen en wat deze processen behelzen.

3.8.2.1   Substraat fabricage process
Een fijn siliciumkristal wordt op een staaf geplaatst die men vervolgens in een vat met gesmolten silicium laat zakken waar p-type verontreinigingen aan toegevoegd zijn. Terwijl de staaf zeer langzaam onder streng gecontroleerde condities uit het vat wordt getrokken, groeit deze aan tot een ingot van p-type kristal. De ingot wordt vervolgens in dunne plakjes (wafers) gezaagd die dan aan een kant gevlakt en gepolijst worden, dit om oppervlakte oneffenheden weg te werken.

3.8.2.2   Epitaxiaal groeiproces  (zie figuur 13a) Op het substraat wordt nu een 15μm dikke laag van n-type materiaal aangebracht. Dit wordt gedaan door gebruik te maken van een epitaxiaal groeiproces.
Dit epitaxiaal groeiproces bestaat uit de volgende stappen:
Een precies gedefinieerd mengsel van reactief gas en een laag geconcentreerd edelgas wordt met een zeer nauwkeurige stromingssnelheid een reactiekamer binnengeleid waar het bij een temperatuur van 1200°C over het substraat wordt geleid.
Het gasmengsel bevat, behalve het gewenste n-type doteringsmateriaal, ook een daarvoor geschikte silicium verbinding zoals siliciumtetrachloride (SiCl₄). De reactieven in het gas gaan nu een verbinding aan met het oppervlak van het substraat en het silicium groeit verder aan met de silicium atomen en doteringsatomen uit het gasmengsel.
De chemische reactie die de epitaxiale groei van puur silicium beschrijft is de waterstof reductie van 
siliciumtetrachloride:  SiCl₄ + 2H₂  <==>  Si + 4HCl                        
De structuur van de aldus gevormde laag is een voortzetting van de structuur van het oppervlak van het substraat.
De bij-producten van de chemische reacties worden nu uit de reactiekamer verwijderd. Na polijsten en reinigen van de laag laat men op het totale oppervlak van de wafer een 0,5μm dikke siliciumdioxide (SiO₂) laag groeien. Dit vindt plaats door de epitaxiale laag bloot te stellen aan een stoom atmosfeer bij een temperatuur van 1000°C. Siliciumdioxide heeft de eigenschap dat het de diffusie van verontreinigingen door het siliciumdioxide voorkomt. Van deze eigenschap wordt gebruik gemaakt in de volgend stappen.

3.8.2.3   Isolatie diffusie  (zie figuur 13b)
In figuur 13b zien we dat de SiO₂ laag op vier plaatsen op het oppervlak is verwijderd. Dit gebeurt door middel van een fotolithografisch ets proces voordat de eigenlijke diffusie plaats vindt. Het resterende SiO₂ materiaal doet dienst als een masker voor de diffusie van p-type verontreinigingen. 
Het plaatselijk verwijderen van de SiO₂ laag kan men het best vergelijken met het weg-etsen van koper op een printplaat.
Het totale oppervlak van de wafer nu, wordt ook hier met een fotogevoelige laag bedekt. Een op schaal vergroote zwart-wit tekening van het gewenste openingen patroon in het SiO₂ wordt nu gemaakt en fotografisch verkleind. Dit negatief masker met de vereiste afmetingen wordt nu over de fotogevoelige laag geplaatst en belicht met UV licht. Op die plaatsen waar het UV licht de fotogevoelige laag heeft belicht wordt deze gepolymeriseerd. 

Opmerking: Bij het steeds kleiner worden van de structuren op de chip zal het duidelijk zijn dat belichten met UV licht op een gegeven moment niet meer mogelijk is daar de afstanden van de patronen op de chip de golflengte van het gebruikte licht benaderen. Dit geeft resolutieproblemen.
Voor afmetingen in het sub-micron gebied past men nog wel de vrij dure röntgen-lithografie toe.
Een alternatieve oplossing is gebruik te maken van electronenstraal lithografie (E-beam lithography) waarmee men zelfs direct op de chip kan schrijven. De nieuwste ontwikkelingen zijn gaande op het gebied van laser lithografie waar zelfs resoluties van 10 nanometer gehaald kunnen worden.
  
Het masker wordt nu verwijderd en de wafer wordt "ontwikkeld" hetgeen betekent dat met behulp van een chemisch oplosmiddel de niet belichtte fotogevoelige laag wordt verwijderd.
De chip wordt nu geheel ondergedompeld in een ets vloeistof die het SiO₂ daar weghaalt waar geen fotogevoelige laag meer zit, dus op die plaatsen waar straks de diffusie moet plaats vinden. Na diffusie van verontreinigingen wordt de gepolymeriseerde filmlaag  weggehaald met behulp van een chemische oplossing gekoppeld aan een mechanisch abrasie process.

Het meest belangrijke process in de IC fabricage is het diffusie proces dat plaats vindt bij 1000°C. Voor de reproduceerbaarheid van het proces moet deze temperatuur binnen 1 à 2°C constant worden gehouden. 
Een mengsel van metaaldamp die de p-type verontreiniging bevat en een inert gas, stikstof bijvoorbeeld, wordt nu naar de wafer geleid. De stikstof in het gasmengsel brengt nu de p-type verontreinigings atomen naar het oppervlak van de wafer waar zij in het n-type silicium kunnen diffunderen tot zij de p-laag bereikt hebben. Zo verkrijgen we de drie grijze geïsoleerde n-type gebieden zoals deze te zien zijn in figuur 13b.
Deze gebieden worden isolatie-eilandjes genoemd omdat zij gescheiden zijn door twee "back-to-back" p-n overgangen met het voornaamste doel een electrische scheiding teweeg te brengen tussen de verschillende componenten.
Het p-type substraat moet altijd op een negatief potentiaal gehouden worden ten opzichte van de isolatie-eilandjes, dit om de p-n overgangen in sperrichting te houden. Als deze p-n overgangen in doorlaatrichting zouden staan, had de hele isolatie geen enkel effect. 
Het moet nog opgemerkt worden dat de concentratie van het p-type materiaal in de gebieden tussen de isolatie-eilandjes, in het algemeen veel hoger is dan in het p-type substraat. Daarom zijn deze gebieden dan ook aangeduid met p⁺.
De reden voor deze hogere concentratie is om te voorkomen dat het depletie gebied van de in sperrichting isolatie-substraat overgang, in het p⁺ materiaal doordringt en zo de isolatie zou "kortsluiten".

Een geavanceerde techniek waarmee ook een gewenste dotering zeer nauwkeurig kan worden aangebracht is de zogenaamde ionen-implantatie. Vanuit het oogpunt van procestechniek gezien, is het kenmerkende van ionen-implantatie dat het een koud proces is dit in tegenstelling tot het boven beschreven diffusieproces dat plaats vindt bij een temperatuur van 1000°C.
Dit voordeel gecombineerd met de mogelijkheid zwaarte en profiel van de dotering goed te definiëren, maakt dat men deze techniek bij voorkeur toepast voor de fabricage van de modernste hoog-qualitatieve geïntegreerde schakelingen.
Bij ionen-implantatie wordt de wafer in een geëvacueerde ruimte gebombardeerd door de in een electrisch veld versnelde geïoniseerde atomen van het gewenste doteringsmateriaal. Door de energie van de ionen te regelen kan men nu heel nauwkeurig de penetratiediepte bepalen. 
Ionen-implantatie is een zeer dure techniek die echter voor de fabricage van MOS schakelingen onontbeerlijk is. MOS staat voor "Metal Oxide Semiconductor". Deze MOS componenten zullen later heel even aangestipt worden daar zij vrij markante voordelen hebben ten opzichte van de transisitor en derhalve heel veel in digitale schakelingen zoals contollers, micro-processoren en memory devices gebruikt worden.

3.8.2.4   Basis diffusie
 Gedurende dit proces wordt, zoals eerder beschreven, een nieuwe laag SiO₂ over de wafer gelegd en het fotolythografisch proces wordt weer gebruikt om het openingenpatroon in het SiO₂ te maken zoals aangegeven in figuur 13c.
Door deze openingen worden middels diffusie met p-type verontreinigingen de anoden van de dioden gevormd, de weerstand en het basisgebied voor de transistor. Het is belangrijk om de diepte van de diffusie goed te beheersen zodat deze niet tot in het substraat doordringt.

3.8.2.5   Emitter diffusie
Weer wordt nu een nieuwe laag SiO₂ over het gehele oppervlak van de wafer gevormd en het fotolythografisch proces wordt opnieuw gebruikt om gatenpatronen in het SiO₂ te maken. Dit zijn vijf openingen zoals te zien is in figuur 13d.
Door deze openeingen vindt nu diffusie plaats met n-type verontreinigingen om zo de emitter van de transistor te vormen en tevens de kathodegebieden van de dioden. Additionele openingen worden vaak in de n-gebieden gemaakt om verbindingen te maken (zie W1 en W2 in figuur 13d). Gedurende de diffusie met fosfor in dit geval, worden op die plaatsen waar contact met het aluminium verbindingsmateriaal gemaakt moet worden, vrij sterk geconcentreerde n-gebieden aangebracht, aangeduidt met n⁺.
Aluminium is een p-type verontreiniging in het silicium en een grote concentratie fosfor voorkomt de vorming van een p-n overgang als het aluminium wordt aangebracht om de doorverbindingen te maken.

3.8.2.6   Aluminium metalisatie 
Alle p-n overgangen en de weerstand zijn nu gevormd middels de in het voorgaande beschreven processen. Nu is het nog noodzakelijk om de verschillende componenten van het IC met elkaar te verbinden. Om deze verbindingen te maken wordt nu voor de vierde keer een gatenpatroon gemaakt in de nieuw aangebrachte SiO₂ laag. 
De gaten komen op die plaatsen waar verbindingen gemaakt moeten worden. De gehele wafer wordt nu middels een opdampproces met een laagje aluminium bedekt en het fotografisch ets proces wordt gebruikt om de niet gewenste gebieden in het aluminium weg te etsen zodat het verbindingspatroon volgens figuur 13e wordt verkregen. Nadat het metalisatieproces is voltooid, wordt de wafer met een soort diamantsnijder gekrast en gebroken om de individuele chips te verkrijgen. 
Een voorbeeld van een complete wafer is te zien op de foto hieronder terwijl de inzet een gedeelte van de chip op de wafer laat zien. Duidelijk zijn de vierkante pads te zien waar de aansluitdraden worden bevestigd. Ook zijn de scheidingslijnen tussen de afzonderlijke chips duidelijk te zien.

Verder laat deze chipfoto een iets complexere chip zien waarbij het hoogstwaarschijnlijk gaat om een microprocessor chip uit de jaren 80 van de vorige eeuw. De vrij uniforme gebieden in het centrum van de chip zijn de geheugen elementen van de processor (RAM en ROM).









3.9  Veldeffect transistoren
De veldeffecttransistor is een halfgeleider component waarbij het transport van ladingsdragers bepaald wordt door een electrisch veld. Omdat bij deze componenten de geleiding uitsluitend door meerderheidsladingdragers plaats vindt, spreekt men van een unipolaire transistor.
Er zijn nu twee soorten veldeffect transistoren, de "Junction Field Effect Transistor" afgekort met JFET of gewoon FET en de "Metal Oxide Semiconductor Field Effect Transistor" afgekort met MOSFET.
Beide typen zullen nu heel summier behandeld worden om toch het hele "transistor" plaatje compleet te maken. Bovendien hebben field effect transistoren enkele markante voordelen ten opzichte van de bipolaire transistor welke toch het vermelden waard zijn. Deze voordelen zijn:
1) De werking van de veldeffect transistor hangt alleen af van meerderheidsladingdragers. Veel parameters zijn daarom veel minder temperatuur afhankelijk.
2) Fabricage is veel eenvoudiger en schakelingen nemen veel minder chipruimte in beslag.
3) Hoge ingangsimpedantie in de orde van 10¹⁰ Ω.
4) Kan gebruikt worden als een symmetrische bilaterale schakelaar.
5) Door middel van lading opgeslagen in een kleine interne chip condensator kan de veldeffect transistor dienst doen als geheugen element.

3.9.1  De JFET
De opbouw van een n-kanaal JFET (n-channel JFET) is schematisch voorgesteld in figuur 14a. Een blokje n-materiaal is voorzien van twee aansluitingen. Aan de bovenkant van het n-silicium is een laag p-materiaal aangebracht eveneens voorzien van een aansluiting.
Bij een p-kanaal JFET is het gebruik van de materialen juist omgekeerd. We zullen hier echter alleen de n-kanaal versie behandelen.

Als men tussen de aansluitingen van het n-kanaal een spanning aansluit (zie figuur 14b) kan er in principe een electronenstroom (meerderheidsladingdragers) lopen. Het kanaaluiteinde waar de ladingdragers vertrekken noemt men de source en het uiteinde waar ze afgevoerd worden noemt men de drain. 
Het op het n-materiaal aangebrachte p-gebied wordt de gate genoemd. We hebben eerder bij de bipolaire transistor gezien dat bij een p-n overgang rondom de grenslaag een depletiegebied ontstaat, waarvan de breedte afhangt van de spanning over de overgang.
Tevens weten we dat de laag zich overwegend uitstrekt over het lichts gedoteerde gebied. 
Nu wordt het gategebied relatief zwaar gedoteerd (p⁺) hetgeen tot gevolg heeft dat de depletielaag grotendeels in het kanaalgebied komt te liggen.
Op de overgang (junctie) tussen kanaal en gate wordt bij normaal gebruik een sperspanning aangesloten (zie figuur 14b).

Beschouwen we nu het geleidingsvermogen van het kanaal in de richting source-drain. De depletielaag bevat geen vrije ladingdragers. Dit impliceert dat het voor de geleiding beschikbare materiaal in feite slechts het deel van het n-gebied is buiten de depletielaag. Een vergroten van de junctiesperspanning zal dus het depletiegebied verder vergroten en de geleiding neemt af.
Omgekeerd neemt door een verkleining van de junctiespanning de geleiding toe. Men is dus in staat om door middel van de spanning op de gate de stroom tussen source en drain te regelen.
Ten gevolge van de tussen drain en source aangebrachte spanning V_DS is de spanning over de junctie ter plaatse van de drain groter dan ter plaatse van de source. Met andere woorden, de potentiaal van de gate ter plaatse van de drain is groter dan ter plaatse van de source wat resulteert dat de grenslijn van het depletie gebied niet meer parallel loopt aan de lengte-as van het kanaal maar is gekromd zoals te zien is in figuur 14a.
Bij een bepaalde combinatie van V_GS en V_DS zal de depletielaag bij de drain zich uitstrekken over de gehele diepte van het kanaal (n-gebied) en kan er geen stroom meer lopen. Men noemt dit "pinch-off". De spanning  V_GS ,waarbij bij een gegeven waarde van V_DS pinch-off optreedt, heet de pinch-off spanning. 
Laat men nu V_DS toenemen dan zal de stroom sterk toenemen totdat de verzadigingsstroom is bereikt. Figuur 14c laat de karakteristiek zien van een n-channel JFET.

3.9.1.1  Fabricage van de JFET
Figuur 15a laat het bovenaanzicht zien van de geometrie van een JFET terwijl figuur 15b de dwarsdoorsnede laat zien in het vlak AA. Het substraat bestaat uit p-materiaal waarop epitaxiaal een n-type kanaal wordt gegroeid.
Een p-type gate wordt nu gevormd door diffusie in dit n-type kanaal waarbij de p-type gate zwaar gedoteerd wordt (p⁺) waardoor de depletielaag gemakkelijk tot in het n-type kanaalgebied kan doordringen.











3.9.2  De MOSFET
Bij de JFET zagen we dat een electrisch veld tussen gate en kanaal wordt aangebracht via een p-n overgang. Een wezenlijk ander field effect device wordt verkregen door gebruik te maken van een gate electrode die van het kanaal gescheiden wordt door een oxide laag. Door nu een externe spanning aan te leggen tussen de gate en het substraat kan het zo ontstane electrisch veld het kanaal beïnvloeden. We noemen zo'n device een MOSFET welke van veel grotere importantie is dan de JFET omdat de MOSFET veel kleiner gefabriceerd kan worden, het stroomverbruik veel lager is en de MOSFET transistor op een veel hogere frequentie kan werken.
Dit alles is uitermate belangrijk in de tegenwoordige generatie microprocessoren en geheugen chips.

Er zijn nu twee typen MOSFET^s, de "depletion" MOSFET en de "enhancement" MOSFET. Van beide typen kan er een p-kanaal en een n-kanaal variant zijn. Men kan dus vier typen MOSFET transistoren onderscheiden zoals onderstaande figuur laat zien.



Merk op dat bij de n-kanaal en p-kanaal enhancement MOSFET, de p⁺ en n⁺ gebieden volledig zijn geïsoleerd dit in tegenstelling tot de n en p-kanaal depletion MOSFET. Bij deze depletion devices zijn de drain en source met elkaar verbonden door een door diffusie verkregen smal kanaal van hetzelfde type als de drain en source. 
Dit veroorzaakt dat bij een V_GS van 0 Volt toch reeds een stroom zal lopen van drain naar source.
Om het verder eenvoudig te houden zal, wat werking en fabricage van de MOSFET betreft, alleen de n-kanaal enhancement MOSFET besproken worden.

3.9.2.1  De n-channel enhancement MOSFET
In rusttoestand, wanneer geen spanningsbronnen aan de MOSFET zijn aangesloten, vormt het p-substraat met de n+ source en n+ drain een p-n overgang. Daardoor ontstaat een depletion gebied zoals aangegeven in figuur 17a hiernaast.
Doordat de drain en source gescheiden zijn door twee back-to back p-n overgangen, is de weerstand tussen drain en source zeer hoog (10¹² Ω). Wanneer nu een positieve spanning wordt aangelegd tussen gate en source en nog geen spanning tussen drain en source (zie figuur 17b), zullen de gaten die zich onder het gate gebied bevinden, dieper het p-substraat ingedreven worden terwijl voor de electronen juist het omgekeerde geldt. Vlak onder het gate oppervlak ontstaat daardoor een zeer dunne laag waarin zich uitsluitend electronen als vrije ladingdragers bewegen. Men noemt deze situatie "inversie". Het laagje heeft namelijk het karakter van n-materiaal gekregen.
De gatespanning waarbij er significant een geleidend kanaal ontstaat wordt de drempelspanning (threshold voltage) genoemd.
Wordt nu tussen drain en source een positieve spanning aangelegd (zie figuur 17b) dan zal er, tenminste als V_GS groter is dan de drempelspanning, een drainstroom I_D gaan lopen. Het is nu ook duidelijk waar de benaming enhancement MOSFET vandaan komt, namelijk, als V_GS = 0 Volt zal er geen drainstroom lopen. Waarden van V_GS groter dan 0 Volt leiden tot verrijking (enhancement) van het kanaal. Dit dus in tegenstelling tot het depletion type MOSFET waarbij er wel degelijk een drainstroom loopt als V_GS = 0 Volt. Door V_GS  negatief te maken kan men het kanaal verarmen (depletion) of zelfs helemaal leeg maken. 
Figuur 17c laat de I_D-V_DS karakteristiek zien van een n-channel enhancement MOSFET met V_GS als parameter.

3.9.2.2  Fabricage van de n-channel enhancement MOSFET
Op een p-type substraat wordt een SiO₂ laag gegroeid die daarna op twee plaatsen door etsen open gemaakt wordt. 
Door deze openingen vindt diffusie van n materiaal plaats voor het vormen van het drain en source gebied. Een dikke laag SiO₂ wordt daarna weer over de chip aangebracht en een tweede ets proces resulteert nu in 3 openingen in het SiO₂. Zie figuur hiernaast.
In de middelste opening, daar waar de gate moet komen, brengt men nu een heel dunne laag SiO₂ aan die dienst doet als de gate oxide laag. Een derde masker zorgt ervoor dat het oxide weg- geets kan worden daar waar de source en drain gebieden moeten komen.
Daarna wordt een laag aluminium opgedampt die daarna plaatselijk wordt weg-geetst om de verbindingen te maken met gate, drain en source. 
De term "metal" in de naam van de Metal Oxide Semiconductor FET is tegenwoordig enigszins misplaatst. Vroeger was het gate materiaal inderdaad aluminium maar tegenwoordig is dit materiaal polysilicon (gekristaliseerd puur silicium). De reden hiervoor is dat polysilicon de mogelijkheid biedt om zogenaamde "self-aligned" gates te produceren. 
In de conventionele fabricage van een metal-gate MOS is een additionele masker stap nodig om de gate precies uit te lijnen met de source en drain die dan al reeds zijn gevormd. 
Een overlap van 0,2 mil is vereist om te waarborgen dat de gate zich uitstrekt van de source naar de drain gebieden. Deze overlap vergroot echter de capaciteit tussen gate en source maar ook die tussen gate en drain. Deze capaciteiten verlagen de frequentie waarop het device kan werken en verhogen het stroomverbruik. 
De zogenaamde "self-aligned" MOSFET structuur kan nu dit probleem grotendeels oplossen. Het idee van de "self-aligned" MOSFET schuilt hierin dat een vóór gedefinieerde gate wordt gebruikt als masker voor de diffusie stappen. De gate wordt dus reeds gevormd voordat de diffusie van de source en drain plaats vindt, daarna vindt met hetzelfde masker de diffusie plaats van source en drain.
De grote uitdaging om de "self-aligned" structuur te kunnen gebruiken is de keuze van het gate materiaal. Om dit te bepalen moeten we eerst kijken welke doterings technieken ter beschikking staan. Dit zijn diffusie en ionen implantatie.
Diffusie vereist echter een temperatuur van 1000°C. Hoewel ionen implantatie kan plaats vinden bij een veel lagere temperatuur (200°C) zal toch de kristalbeschadiging, die optreedt door de hoge energie ionen, gerepareerd moeten worden door middel van een "annealing" proces dat plaats vindt bij een temperatuur van 800°C. Het tot die tijd (1970-1980) gebruikte traditionele materiaal aluminium zal echter bij een temperatuur groter dan 500°C in het gate oxide materiaal diffunderen zodat men op zoek moest gaan naar een ander gate materiaal. Het bleek nu dat gedoteerd polysilicon het beste materiaal was omdat het de hoge anneal temperatuur doorstond en bovendien even gemakkelijk te oxideren bleek als als silicium.
De dotering van het polysilicon wordt trouwens gedaan om een betere geleidbaarheid te verkrijgen.

3.9.3  De complementaire MOSFET
Het is mogelijk om p-channel en n-channel enhancement MOSFET devices op een en dezelfde chip aan te brengen. 
Zulke devices worden complementaire MOSFET^s genoemd beter bekend onder de naam CMOS.
De schematische voorstelling van zo'n CMOS device is weergegeven in figuur 18a hiernaast. Zoals te zien is bestaat het circuit uit een p en een n-channel MOSFET die zodanig inwendig met elkaar verbonden zijn dat drain1 (D1) aan drain2 (D2) ligt.
Zo ook zijn de gates G1 en G2 met elkaar verbonden. Op de G1-G2 verbinding wordt de ingansspanning aangesloten waarbij de verbinding D1-D2 de uitgang van het circuit is. De ingangsspanning kan varieren tussen 0V en +V_DD. Als Vi = 0V zal Q1 gesperd zijn daar V_GS1 = 0 Volt. Q2 daarentegen zal volledig geleiden omdat V_GS2 gelijk is aan -V_DD.
Daar V_DS2 = 0V zal de uitgangsspanning Vo gelijk zijn aan +V_DD. Wanneer nu de ingangsspanning Vi  gelijk is aan +V_DD zal V_GS1 ook gelijk zijn aan +V_DD waardoor Q1 volledig zal geleiden. Daar V_GS2 nu gelijk is aan 0V zal Q2 gesperd zijn.
De uitgangsspanning Vo is dus gelijk aan 0V. 
We kunnen dus zeggen dat het hier beschreven CMOS device zich gedraagt als een inverter.
De transfer karakteristieken van deze inverter zijn opgenomen voor drie verschillende voedingsspanningen +V_DD te weten 5, 10 en 15V en zijn te zien in figuur 18c.

3.9.3.1   De fabricage van de CMOS inverter
Het fabricageproces begint met een n-type substraat waarin door diffusie een zogenaamd p-well gebied wordt gevormd.
De NMOS transistor Q1 wordt nu gevormd in dit p-well gebied terwijl PMOS transistor Q2 in het n^- substraat wordt gevormd. Figuur 18b hierboven geeft de structuur op een vereenvoudigde wijze weer.
In werkelijkheid is deze structuur echter geheel anders, dit om de zogenaamde CMOS latch-up ten alle tijde te voorkomen.
Met latch-up wordt een toestand bedoeld waarin zowel de p-MOSFET als de n-MOSFET geleidend zijn. Dit betekent in de meeste gevallen een complete burn-out van de chip. Hoe kan nu zo'n latch-up situatie onstaan? Daartoe bekijken we figuur 19a waarin in rood twee parasitaire transistors Q1 en Q2 getekend zijn. We zien dus dat de verschillende p en n gebieden in het CMOS device de mogelijheid scheppen om parasitaire transistoren te vormen. Zo kan de emitter van transistor Q1 de p⁺ gebieden zijn van de p-MOSFET en de basis van Q1 kan gevormd worden door het n^- substraat. De collector van Q1 wordt gevormd door de p-well.
Een identieke configuratie kan opgezet worden voor transitor Q2. Hierin zijn de n⁺ gebieden van de n-MOSFET de emitter van Q2 en de basis van Q2 wordt gevormd door de p-well. De collector tenslotte wordt gevormd door het n^- substraat. 
De weerstand R_N- is de weerstandsverbinding gevormd door de basis van Q1 en de collector van Q2 naar V_DD toe.
De weerstand R_P- is de weerstandsverbinding gevormd door de collector van Q1 en de basis van Q2 naar V_SS toe.
Dit hele parasitaire circuit is schematisch voorgesteld in figuur 19b waarin we duidelijk kunnen zien dat latch-up kan optreden door een spanningspiek op V_DD of op punt A. Door deze spanningspiek zal een zeer kleine lekstroom gaan lopen in de collector van Q1 die weer als basisstroom dient voor transistor Q2. Hierdoor zal Q2 gaan geleiden en daardoor Q1 nog verder in geleiding zal brengen. Dit regeneratieve process zal er uiteindelijk tot leiden dat VDD met VSS kortgesloten wordt met alle gevolgen van dien.
Om latch-up te voorkomen kunnen verschillende voorzorgsmaatregelen getroffen worden. Eén benadering is de source-drain van het p-MOS device zo ver mogelijk weg te houden van de p-well. Hierdoor wordt de versterkingsfactor van Q1 sterk verminderd. Dit is echter een vrij kostbare oplossing omdat dit ten koste gaat van het chip oppervlak.
Een tweede benadering is ervoor te zorgen dat de weerstand R_N- en R_P- zo klein mogelijk is. Kleinere weerstandswaarden vereisen immers een grotere stroom om de basis-emitter overgangen van Q1 en Q2 in doorlaatrichting te bedrijven en voldoende basisstroom te laten lopen. Deze weerstanden nu kunnen verlaagd worden door de p-channel MOSFET te omgeven door een zogenaamde n⁺ guard ring die verbonden is met V_DD. Tevens wordt op het grensvlak met de p-well, door diffusie, een p⁺ guard ring aangebracht die met V_SS is verbonden. Verder kan nog door een diepe diffusie van p^- materiaal een guard ring gelegd worden buiten om de p-well heen die verbonden is met V_SS . Dit heeft tot gevolg dat de collector van Q1 kortgesloten wordt naar V_SS en dus geen basisstroom aan Q2 kan leveren. Het principe van de guard ringen is weergegeven in figuur 20.

Een andere belangrijke overweging die gemaakt moet worden met betrekking tot de CMOS technologie is de gevoeligheid voor statische electriciteit. Statische electriciteit, kan naar gelang de omstandigheden, varieren van 2 kVolt tot zelfs meer dan 10 kVolt. Als een CMOS gate hiermee in direct contact komt, bijvoorbeeld door aanraken van een IC pin, zal het gate oxide gegarandeerd de vernieling ingaan.
Om dit nu te voorkomen worden alle ingangen van CMOS componenten door middel van interne protectie dioden beschermd tegen statische ladingen. Dit neemt niet weg dat toch voorzichtigheid geboden blijft bij het werken met CMOS devices.
Een geaard polsbandje en het gebruik van geleidende foam of geleidende plastic als verpakking, is geen overbodige luxe.


3.10   De toekomst van de chip    (Ref. Technisch Weekblad Februari 2008)
Als we de ontwikkeling van de transistor bekijken vanaf het moment van de uitvinding in 1947 tot de dag van vandaag, moeten we constateren dat de transistor, en alles wat daarvan is afgeleid, een enorme ontwikkeling heeft doorgemaakt.
Gordon Moore, mede-oprichter van chipfabrikant Intel, schreef in 1965 eigenlijk niets bijzonders door te constateren dat de complexiteit van geïntegreerde circuits tegen minimale kosten elke twee jaar was verdubbeld en dat er geen reden was om aan te nemen dat dit de komende tien jaar zou veranderen. Zo kent iedereen de wet van Moore vandaag de dag als een stelling dat de rekenkracht van processoren elke twee jaar verdubbeld. De wet gaat al ruim 40 jaar vrijwel perfect op al is hij de laatste jaren veranderd van een voorspelling in een doelstelling voor de chipfabrikanten.
De onderstaande tabel geeft een indruk van deze ontwikkeling waarbij opgemerkt moet worden dat de wafer grootte drastisch heeft toegenomen van 19 mm in 1959 tot 300 mm in 2007.
Het is begrijpelijk dat deze enorme dichtheid van transistoren zeer hoge eisen stelt aan de apparatuur die de chip fabriceert, de waferstepper. Een moderne waferstepper werkt grofweg als volgt: Eerst wordt een dunne plak zuiver silicium van 12 inch (300 mm) voorzien van een laagje lichtgevoelig materiaal, het zogenaamde fotoresist.
Via een masker met de volledige lay-out van de chip en een verkleinend lenzenstelsel belicht een laser de laag fotoresist die daardoor het patroon van transistoren dat zich op het masker bevindt, overneemt. Vervolgens verplaatst de waferstepper de wafer om het proces te herhalen totdat de hele wafer bedekt is met identieke chips.
Na het aanbrengen van de verschillende lagen en tussentijdse diffusie stappen is de wafer gereed om opgeknipt te worden in individuele microchips.

Hoofdstuk 4   Ontwikkeling van electronische componenten en hun assemblages
In het nu volgende en laatste hoofdstuk zal middels een fotosessie en beknopte beschrijvingen een beeld gegeven worden hoe de verschillende electronische componenten en assemblages van die componenten zich in de loop der tijd hebben ontwikkeld.
Onderdelen waar geen tekst en uitleg bij gegeven is spreken voor zichzelf.

1  Electronenbuizen
We beginnen natuurlijk met een verzameling oude electronenbuizen. Geheel links zien we een zendbuis die toegepast werd in een zogenaamde "vein eraser". Dit was een apparaat waarmee, door middel van hoogfrequent energie, spataderen "schoon gebrand" werden. Goed is te zien dat de buizen steeds kleiner in omvang werden. 

2  Weerstanden
Deze foto toont een uitgebreide verzameling weerstanden. Geheel links een vrij oude koolweerstand in een hermetisch gesloten glazen buisje. Geheel rechts, moderne Surface Mount Devices (SMD) weerstanden.
Niet getoond zijn weerstandstypen zoals NTC weerstanden, VDR weerstanden, draadgewonden weerstanden en variabele weerstanden.

3  Condensatoren
Deze verzameling condensatoren is maar een kleine greep uit een heel groot scala aan condensatoren. 
De drie condensatoren geheel rechts zijn SMD condensatoren.
Wie goed kijkt (tekst staat helaas op z'n kop) ziet dat de bruine keramische condensator geheel links boven nog een capaciteitsaanduiding heeft in cm (1 cm = 0,9 pF).

4  Elco's
Deze foto toont een verzameling condensatoren die varieert van een oude eletrolytische condensator (geheel links) tot de SMD condensatoren rechts beneden.  

5  Spoelen

6  Gelijkrichters

7  Relais

8  Light Emitting Diodes (LED)

9  Displays
Links boven is een 7-segment display te zien met ingebouwde segment driver. Boven in het midden zien we de oude bekende Nixie cijferbuizen van Hewlett Packard en Siemens.
Rechts zien we enkele mooie voorbeelden van zogenaamde VFD displays (Vacuum Fluorescent Display).
Deze worden vooral toegepast in video recorders, DVD recorders, magnetrons etc. vanwege hun helderheid en mooi contrast.

10  Kristallen

11  Transistoren

12  TV Beeldbuis Electronenkanon
Hier zien we de ontwikkeling in de TV beeldbuizen, en met name, in de electronenkanonnen.
Geheel links zien we de klassieke opstelling van de RGB kanonnen in een driehoekvorm. Deze opstelling
gaf grote convergentie problemen bij de beeldvorming. Om die problemen sterk te verminderen werden de kanonnen in een horizontale lijn opgesteld. Dit is op de afbeelding geheel rechts goed te zien.

13  Digitale en Lineaire Integrated Circuits
Deze foto is slechts een kleine greep uit het enorm scala aan digtale en lineaire IC's. Let op het verschil in assemblage.
De meeste IC's voor "commercial grade" toepassingen zijn tegenwoordig geassembleerd in een kunststof behuizing.
Maar, daar waar hoge betrouwbaarheidseisen aan de componenten worden gesteld, zijn de IC's "verpakt" in een keramische behuizing. Zie bijvoorbeeld de op-amp LM324  en de D/A converter DAC90.

14  Hybride schakelingen
Deze foto laat een overzicht zien van diverse hybride schakelingen. Geheel links zien we de oude circuit blokken van Philips waar de componenten nog op een pertinax printplaat gemonteerd werden en ingegoten werden in epoxy of een ander vulmiddel. 
Als we op deze foto klikken zien we een close-up van deze circuit blokken.
Vandaag de dag worden bijna alle componenten op substraten van aluminiumoxyde geplaatst.
Klikken we op deze foto, dan zien we een mooie close-up van een isolatie versterker en een DC/DC converter hybrid waar zelfs een tranformator op het keramisch substraat werd geplaatst. Rechts op deze close-up zien we enkele opengewerkte hybrids die in de vroegere pacemakers werden toegepast.
Dit pacemaker hybrid is toegepast in de eerste dubbelkamer pacemaker van Medtronic de zogenaamde ASVIP pacemaker. De afkorting ASVIP staat voor Atrial Sequential Ventricular Inhibited Pacemaker. 
Deze pacemaker is middels twee in het hart ingebrachte electroden in staat om het ritme van het atrium en ventricle te detecteren. Over dezelfde electroden kan of het atrium of het ventricle, of zelfs beiden, gestimuleerd worden. 
Normaal wordt het ritme van het atrium bepaald door de zogenaame SA node (sinoatrial node). Deze SA node triggert de spier van het atrium welke samentrekt waarna de impuls naar de AV node (atrioventricular node) wordt geleid. Deze impuls nu bereikt de AV node met enige vertraging (100-150 ms), dit om het atrium gecontroleerd te laten samentrekken en het ventricle de gelegenheid te geven zich met bloed te kunnen vullen. Van de AV node gaat nu een impuls via de bundel van His naar het ventricle waardoor dit samentrekt. Nadat alle cellen gerepolariseerd zijn begint de cyclus weer opnieuw.
Zou nu, door bijvoorbeeld een AV block, de geleiding naar het ventricle wegvallen, dan wordt dit door de pacemaker gedetecteerd en zal het ventricle, na een zekere vertragingstijd, door het ventriculaire output circuit van de pacemaker gestimuleerd worden.
Zou geen signaal van de SA node gedetecteerd worden door de pacemaker, dan zal het atrium door het atriele output circuit van de pacemaker gestimuleerd worden waarna, via de natuurlijke vertraging, het ventricle samentrekt. 
Verder moet nog vermeld worden dat alle parameters van de pacemaker door middel van een programmer via een RF telemetrie verbinding geprogrammeerd konden worden. Deze programmeerbare parameters omvatten onder andere atriele en ventriculaire stimulatie parameters, atriele en ventriculaire sensing parameters, A-V vertagingstijd en diverse refractaire tijden na atriele en ventriculaire stimulatie.

15  Chip carriers
Deze foto laat zien hoe de afzonderlijke chips in hun behuizing geplaatst kunnen worden. Deze behuizing noemt men de chip carrier. Als we op deze close-up foto klikken zien we duidelijk de aansluitdraden zitten. Helaas zijn wat aansluitdraden bij het losmaken van de deksel gesneuveld.

16  Single chip microprocessors
De processoren met het glazen venstertje zijn zogenaamde single chip EPROM microcomputers.
Hierin kunnen applicatie-programma's geprogrammeerd worden die ook weer met behulp van UV licht gewist kunnen worden zodat de microcomputer, met bijvoorbeeld een gewijzigd programma, opnieuw geprogrammeerd en gebruikt kan worden.

17  Microprocessor Peripheral Devices

18  PC Microprocessor en Controllers 
Verdere ontwikkeling van de componenten op de foto van paragraph 16 en 17 hebben uiteindelijk geleid tot de realisatie van de eerste processoren en controllers die in Personal Computers (PC) gebruikt werden.
Klikken we op deze foto deze foto dan zien we de chipset van de PentiumMMX.
Deze foto laat de chipset zien van de Pentium4 en de AMD Athlon A0850 processor.

19   4kByte ringkern-geheugen
Deze oude ringkerngeheugenkaart van slechts 4kBytes heeft een afmeting van 28x42 cm. 
Vergelijk deze afmeting eens met die van een 2 Gbyte geheugenkaartje uit een moderne PC.
Hier zie je een detail opname van de ringkernen.

20  RAM memory

21  EPROM memory

22  Data opslag media

23  Hard disks


Opmerking: 
Deze verzameling radio's, inclusief de componenten die een belangrijke rol hebben gespeeld in de ontwikkeling van de electronica, zijn opgeslagen op mijn zolder in een soort museum.
De foto's hieronder geven hier een impressie van.
Klik op de foto's om ze vergroot weer te geven.

Hebt U suggesties of vragen aarzel dan niet om een e-mail te sturen naar de webmaster